Maison > produits > CI de circuits intégrés > GS8320Z36AGT-200 SRAM 2.5 ou 3.3V 1M x 36 36M Circuits intégrés IC

GS8320Z36AGT-200 SRAM 2.5 ou 3.3V 1M x 36 36M Circuits intégrés IC

Catégorie:
CI de circuits intégrés
Prix:
Email us for details
Méthode de paiement:
Paypal, TT, Western Union
Les spécifications
Code de la date:
Code le plus récent
Expédition par:
DHL/UPS/FEDEX
Condition:
Nouveau*Original
Garantie:
365 jours
sans plomb:
Conforme à la norme Rohs
Temps de réalisation:
Envoi immédiat
Le paquet:
BGA-165
Mode de montage:
DSM/SMT
Introduction au projet

GS8320Z36AGT-200 SRAM 2,5 ou 3,3 V 1M x 36 36M

Technologie GSI
Catégorie de produit: SRAM
Pour les véhicules à moteur: Détails
36 Mbit
1 M x 36
6.5 ns
200 MHz
Parallèlement
3.6 V
2.3 V
Pour les appareils à commande numérique
0 C
+ 70 °C
DSM/SMT
TQFP-100:
Plateau
Marque: Technologie GSI
Type de mémoire: Les DTS
Sensible à l'humidité: - Oui, oui.
Type de produit: SRAM
Série: Le système de contrôle de l'eau est utilisé.
18
Subcatégorie: Mémoire et stockage de données
Nom commercial: Le SRAM NBT
Le type: Pipeline/écoulement par NBT
 
T
Le GS8320Z36AGT est une SRAM statique synchrone de 36 Mbit.
lecture/écriture tardive double en pipeline ou flux à travers les SRAM de lecture/écriture tardive unique, permettant l'utilisation de toute la bande passante du bus disponible
En éliminant la nécessité d'insérer des cycles de désélection lorsque l'appareil passe des cycles de lecture à l'écriture.
les données de l'appareil synchrone, de l'adresse, des entrées de données et des entrées de commande lecture/écriture sont capturées sur le bord ascendant de l'horloge d'entrée.
La commande d'ordre d'explosion (LBO) doit être attachée à un train de propulsion pour un bon fonctionnement.
L'option Output Enable peut être utilisée pour remplacer le contrôle synchrone des pilotes de sortie et
Les cycles d'écriture sont automatiquement synchronisés en interne et initiés par le bord ascendant de la RAM.
Cette fonction élimine la génération d'impulsions d'écriture hors puce complexes requises par les SRAM asynchrones et simplifie
Le GS8320Z36AGT peut être configuré par l'utilisateur pour fonctionner en mode Pipeline ou Flow Through.
Fonctionnant comme un dispositif synchrone en tuyauterie, ce qui signifie qu'en plus des registres déclenchés sur le bord ascendant qui capturent les entrées
Pour les cycles de lecture, les données de sortie du SRAM en pipeline sont temporairement
enregistré par le registre de sortie déclenché par le bord pendant le cycle d'accès et ensuite libéré aux pilotes de sortie à la prochaine augmentation
Le GS8320Z36AGT est mis en œuvre avec la technologie CMOS haute performance de GSI et est disponible en
JEDEC est un ensemble standard de 100 broches TQFP.

Principales caractéristiques

  • NBT (No Bus Turn Around) fonctionnalité permet une utilisation de bus en attente zéro lecture-écriture-lecture; entièrement compatible avec les deux
  • Le système est équipé d'un système d'exploitation de l'énergie électrique (EES) et d'un système d'exploitation de l'énergie électrique.
  • 2.5 V ou 3.3 V +10%/~10% d'alimentation du cœur
  • 2.5 V ou 3.3 V d'alimentation I/O
  • Mode Pipeline et Flow Through configurable par l'utilisateur
  • Pinceau LBO pour le mode Linier ou Interleave Burst
  • Pin compatible avec les appareils de 2 Mb, 4 Mb, 8 Mb et 16 Mb
  • Opération d'écriture par octet (9 bits)
  • 3 puces permettent des signaux pour une expansion facile de la profondeur
  • ZZ Pin pour l'arrêt automatique
  • Le produit doit être conforme à la norme RoHS.

GS8320Z36AGT-200 SRAM 2.5 ou 3.3V 1M x 36 36M Circuits intégrés ICGS8320Z36AGT-200 SRAM 2.5 ou 3.3V 1M x 36 36M Circuits intégrés IC

 

 

GS8320Z36AGT-200 SRAM 2.5 ou 3.3V 1M x 36 36M Circuits intégrés IC

 

Envoyez le RFQ
Le stock:
Nombre de pièces:
1pcs