5V9885TPFGI/5V9885T-024PFGI 3.3V EEPROM Générateur d'horloge programmable Circuits ICS
| TDI | |
| Catégorie de produit: | Générateurs d'horloges et produits de support |
| Pour les véhicules à moteur: | Détails |
| Le numéro de série est le numéro de série. | |
| Générateur d'horloge programmable | |
| 400 MHz | |
| 500 MHz | |
| 6 Résultats | |
| 60 pour cent | |
| 3.3 V | |
| 120 mA | |
| - Quarante degrés. | |
| + 85 C | |
| DSM/SMT | |
| TQFP-32 | |
| Plateau | |
| Marque: | TDI |
| La hauteur: | 1.4 mm |
| Jitter: | 200 ch |
| Longueur: | 7 mm |
| Sensible à l'humidité: | - Oui, oui. |
| Type de sortie: | Le système de surveillance de l'équipement est basé sur les données fournies par les autorités compétentes. |
| Type de produit: | Générateurs d'horloge |
| Subcatégorie: | Les circuits intégrés de l'horloge et du chronomètre |
| Largeur: | 7 mm |
| Partie # Alias: | Le code de conduite est le code de conduite de l'appareil. |
| Poids unitaire: | 0.002568 oz |
Le nom de l'établissement:
L'IDT5V9885T est un générateur d'horloge programmable destiné aux communications de données haute performance,
Il existe trois PLL internes, chacune individuellement
Les fréquences sont générées à partir d'un ensemble de fréquences de fréquences différentes.
L'horloge de référence peut provenir de l'une des deux entrées d'horloge redondantes.
La fonction de commutation automatique ou manuelle permet de sélectionner l'une quelconque des horloges redondantes pendant le fonctionnement normal.
L'IDT5V9885T peut être programmé à l'aide des interfaces I2C ou JTAG.
permet de programmer le dispositif lorsqu'il est en fonctionnement normal ou dans le système
Une EEPROM interne permet à l'utilisateur d'enregistrer et de restaurer la configuration de l'appareil
JTAG est également mis en œuvre.
Les caractéristiques:
• Trois PLL internes
• EEPROM interne et non volatile
• Interfaces série I2C en mode JTAG et FAST
• Plage de fréquence d'entrée: de 1 MHz à 400 MHz
• Plage de fréquence de sortie: 4,9 kHz à 500 MHz
• Entrée de cristal de référence avec gain d'oscillateur programmable et capacité de charge linéaire programmable
− Plage de fréquences cristallines: de 8 MHz à 50 MHz
• Chaque PLL dispose d'un pré-échelleur de 8 bits et d'un diviseur de rétroaction de 12 bits
• Blocs de post-divisor à 10 bits
• Diviseurs fractionnaires
• Deux des PLL prennent en charge la capacité de génération de spectre étendu
• Normes d'entrée/sortie:
− sorties - 3,3 V LVTTL/ LVCMOS, LVPECL et LVDS
- Les entrées - 3,3 V LVTTL/ LVCMOS
• Régulation du débit de roulement programmable
• Paramètres de bande passante de boucle programmables
• Inversion de sortie programmable pour réduire la frénésie bimodelle
• Entrées d'horloge redondantes avec des options de commutation automatique et manuelle sans problème
• Scan de bordure JTAG
• Activer/désactiver les sorties individuelles
• Mode d'arrêt
• 3,3 VVDD
• Disponible dans les paquets TQFP et VFQFPN
