CY7C1041GN30-10ZSXI SRAM - IC de mémoire asynchrone 4Mbit Circuits intégrés parallèles IC
CY7C1041GN30-10ZSXI SRAM - mémoire IC asynchrone parallèle de 4 Mbit
| Les États membres | |
| Catégorie de produit: | SRAM |
| Pour les véhicules à moteur: | Détails |
| 4 Mbit | |
| 256 k x 16 | |
| 10 ns | |
| - | |
| Parallèlement | |
| 3.6 V | |
| 2.2 V | |
| 45 mA | |
| - Quarante degrés. | |
| + 85 C | |
| DSM/SMT | |
| Le TSOP-44 | |
| Plateau | |
| Marque: | Les États membres |
| Type de mémoire: | Les produits de base |
| Sensible à l'humidité: | - Oui, oui. |
| Type de produit: | SRAM |
| Subcatégorie: | Mémoire et stockage de données |
| Le type: | Asynchrone |
| Poids unitaire: | 0.015988 onces |
Description fonctionnelle
CY7C1041GN est une mémoire vive statique CMOS haute performance
Organisé en 256 000 mots par 16 bits.
Les écritures de données sont effectuées en affirmant le Chip Enable (CE) et
Écrire les entrées d'activation (WE) LOW, tout en fournissant les données sur /O.
l'adresse sur Ao à travers les broches A17.
Activer (BHE) et en octet faible Activer (BLE) les entrées de contrôle écrire
opérations aux octets supérieur et inférieur de la mémoire spécifiée
BHE contrôle l'IOg par l'intermédiaire de /O15 et BL E contrôle /O.
par l/O7.
Les lectures de données sont effectuées en appuyant sur la touche "Chip Enable" (CE) et
Output Activation (OE) des entrées LOW et fourniture des entrées requises
Les données de lecture sont accessibles sur l'E/S
Les accès par octet peuvent être effectués par
affirmant que le signal d'activation des octets requis (BHE ou BLE) doit être lu
soit l'octet supérieur ou l'octet inférieur des données du
l'emplacement de l'adresse.
Toutes les entrées/sorties (de I/Oo à /O15) sont placées dans un état d'impédance élevée
au cours des événements suivants:
■L'appareil est désactivé (CE HIGH)
m Les signaux de commande (OE, BLE, BHE) sont désactivés
Caractéristiques
■Vite élevée
TAA = 10 ns/ 15 ns
■faibles courants actifs et en veille
courant actif lcc = 38 mA typique
courant de veille: Ise2 = 6 mA typique
■Période de tension de fonctionnement: 1,65 V à 2,2 V, 2,2 V à 3,6 V, et
4.5V à 5,5 V
■Rétention des données 1.0-V
■Inputs et sorties compatibles avec le TTL
■SoJ à 44 broches, TSOP Il à 44 broches et VFBGA à 48 boules sans Pb
les emballages
Type de mémoire: volatile
Format de mémoire: SRAM
Technologie: SRAM - Asynchrone
Taille de mémoire: 4 Mb
Organisation de la mémoire: 256k x 16
Interface mémoire: parallèle
Écrire le temps de cycle - Word, Page: 10ns
Temps d'accès: 10 secondes
Voltage - alimentation: 2,2 V à 3,6 V
Température de fonctionnement: -40 °C à 85 °C (TA)
Type de montage: montage à la surface
Emballage / boîtier: 44-TSOP (0,400", largeur de 10,16 mm)
Le fournisseur doit fournir un ensemble de dispositifs: 44-TSOP II.
