GS8160Z36DGT-200 SRAM 2.5 ou 3.3V 512K x 36 18M circuits intégrés
Catégorie:
CI de circuits intégrés
Prix:
Email us for details
Méthode de paiement:
Paypal, TT, Western Union
Les spécifications
Code de la date:
Code le plus récent
Expédition par:
DHL/UPS/FEDEX
Condition:
Nouveau*Original
Garantie:
365 jours
sans plomb:
Conforme à la norme Rohs
Temps de réalisation:
Envoi immédiat
Le paquet:
TQFP-100
Mode de montage:
DSM/SMT
Introduction au projet
GS8160Z36DGT-200 SRAM 2.5 ou 3.3V 512K x 36 18M circuits intégrés
| Technologie GSI | |
| Catégorie de produit: | SRAM |
| Pour les véhicules à moteur: | Détails |
| 18 Mbit | |
| 512 k x 36 | |
| 6.5 ns | |
| 200 MHz | |
| Parallèlement | |
| 3.6 V | |
| 2.3 V | |
| 210 mA | |
| 0 C | |
| + 85 C | |
| DSM/SMT | |
| TQFP-100: | |
| Plateau | |
| Marque: | Technologie GSI |
| Type de mémoire: | Les DTS |
| Sensible à l'humidité: | - Oui, oui. |
| Type de produit: | SRAM |
| Série: | Le nombre de véhicules est déterminé par le nombre de véhicules. |
| Subcatégorie: | Mémoire et stockage de données |
| Le type: | Pipeline/écoulement par NBT |
| Poids unitaire: | 0.578352 oz |
Définition
Le GS8160Z36DGT est une SRAM statique synchrone de 18 Mbit.
ou d'autres mémoires SRAM en lecture/écriture tardive double ou en flux en lecture/écriture tardive unique, permettent l'utilisation de
toute la bande passante du bus disponible en éliminant la nécessité d'insérer des cycles de désélection lorsque l'appareil est commuté
Parce qu'il est un périphérique synchrone, l'adresse, les entrées de données, et lire / écrire le contrôle
Les entrées sont capturées sur le bord ascendant de l'horloge d'entrée.
Les entrées asynchrones comprennent le mode veille activé (ZZ) et le mode sortie activé.
Output Enable peut être utilisé pour remplacer le contrôle synchrone des pilotes de sortie et tourner la RAM
Les cycles d'écriture sont automatiquement synchronisés en interne et initiés par le bord ascendant du
Cette caractéristique élimine la génération d'impulsions d'écriture de puce complexe requise par les circuits asynchrones.
Le GS8160Z36DGT peut être configuré par l'utilisateur pour
fonctionnant comme un dispositif synchrone en tuyauterie, ce qui signifie qu'en plus
pour les registres déclenchés par le bord ascendant qui captent les signaux d'entrée, le dispositif intègre un
Pour les cycles de lecture, les données de sortie du SRAM en pipeline sont temporairement stockées par l'extrémité déclenchée
enregistrer la sortie au cours du cycle d'accès, puis la libérer aux pilotes de sortie au prochain bord croissant de l'horloge.
Caractéristiques
- NBT (No Bus Turn Around) fonctionnalité permet une utilisation de bus en attente zéro lecture-écriture-lecture; entièrementJe suis désolée.
- compatibles avec les SRAM à tubes et à flux à travers les SRAM NtRAMTM, NoBLTM et ZBTTM
- 2.5 V ou 3.3 V +10%/~10% d'alimentation du cœur
- 2.5 V ou 3.3 V d'alimentation I/O
- Mode Pipeline et Flow Through configurable par l'utilisateur
- Pinceau LBO pour le mode Linier ou Interleave Burst
- Pin compatible avec les appareils de 2 Mb, 4 Mb, 8 Mb, 36 Mb, 72 Mb et 144 Mb
- Opération d'écriture par octet (9 bits)
- 3 puces permettent des signaux pour une expansion facile de la profondeur
- ZZ Pin pour l'arrêt automatique
- Le produit doit être conforme à la norme RoHS.
Envoyez le RFQ
Le stock:
Nombre de pièces:
1pcs
