MPC8536ECVJAULA Microprocesseur MPU Puissance QUICC 32 bits Puissance arc SoC
MPC8536ECVJAULA Il est recommandé d'utiliser le produit:
,MPC8536ECVJAULA microprocesseur MPU
,MPU de microprocesseur mordu par 32
MPC8536ECVJAULA Microprocesseurs - MPU Power QUICC SoC à arc de puissance 32 bits
| N-X-P | |
| Catégorie de produit: | Microprocesseurs - MPU |
| Pour les véhicules à moteur | Détails |
| e500 | |
| 1 Noyau | |
| 32 bits | |
| 1.333 GHz | |
| Le numéro d'immatriculation du véhicule est: | |
| 32 kB | |
| 32 kB | |
| 1 V | |
| Le système de détection de l'émission | |
| - Quarante degrés | |
| + 105 C | |
| Plateau | |
| Marque: | N-X-P semi-conducteurs |
| Voltage d'entrée/sortie: | 1.5 V, 1,8 V, 2,5 V, 3,3 V |
| Type d'instruction: | Point flottant |
| Type d'interface: | Pour les appareils électroniques électroniques, le système d'exploitation doit être équipé d'un système d'exploitation électronique. |
| Instruction de cache L2 / mémoire de données: | 512 kB |
| Type de mémoire: | Cache L1/L2 |
| Nombre de compteurs: | 1 décodeur |
| Série de processeurs: | Pour les appareils électroniques |
| Type de produit: | Microprocesseurs - MPU |
| Subcatégorie: | Microprocesseurs - MPU |
| Les chronomètres des chiens de garde: | Pas de chronomètre de chien de garde |
| Partie # Alias: | 935320311557 |
| Poids unitaire: | 0.132976 onces |
• Un noyau e500 de 32 bits de haute performance, évolutif jusqu'à 1,5 GHz, qui met en œuvre le Power
L'architecture®technologie
Adressage physique à 36 bits
¢ APU à virgule flottante intégrée à double précision utilisant des opérandes à 64 bits
¢ UPA à virgule flottante à précision unique vectorielle et scalaire intégrées utilisant des opérandes de 32 ou 64 bits
Unité de gestion de la mémoire (MMU)
• Cache L1/L2 intégré
Les données de 32 Kbyte et les instructions de 32 Kbyte
¢ cache L2 ¢ 512-Kbyte (associatif de séries à 8 voies)
• Contrôleur de mémoire SDRAM DDR2/DDR3 avec support ECC complet
– Up to 333-MHz clock (667-MHz data rate)
Supports jusqu'à 16 Go de mémoire principale
¢ Utilisation de l'ECC, détecte et corrige toutes les erreurs à un seul bit et détecte toutes les erreurs à deux bits et toutes les erreurs
Dans une bouchée
L'expérience a montré qu'il est possible de créer un système de gestion de l'alimentation en utilisant le signal MCKE SDRAM à la volée.
la mémoire en mode veille à faible consommation
¢ Options matérielles et logicielles pour la prise en charge de la mémoire principale alimentée par batterie
• Moteur de sécurité intégré (SEC) optimisé pour traiter tous les algorithmes associés à IPsec, IKE,
Les services de communication sont fournis par les fournisseurs de services.
Le moteur XOR pour la vérification de parité dans les applications de stockage RAID
• Interfaces périphériques sérielles améliorées (eSPI)
• Deux contrôleurs Ethernet à trois vitesses améliorés (eTSEC) avec support SGMII
¢ Prise en charge de trois vitesses (10/100/1000 Mbps)
¢ deux IEEE Std 802.3®, IEEE 802.3u, IEEE 802.3x, IEEE 802.3z,
Des contrôles compatibles avec les normes IEEE 802.3ac, IEEE 802.3ab et IEEE Std 1588TM
¢ Prise en charge de différentes interfaces physiques Ethernet: GMII, TBI, RTBI, RGMII, MII, RGMII, RMII et SGMII
Supporter l'accélération TCP/IP et les fonctionnalités QOS
¢ reconnaissance des adresses MAC et support des statistiques RMON
¢ Prise en charge de l'analyse ARP et de la génération d'événements de réveil basés sur les résultats de l'analyse en profondeur
mode veille
¢ Prise en charge de l'acceptation et du stockage de paquets en mode veille
• Interfaces haute vitesse (multiplexées) supportant:
Trois interfaces PCI Express
¢ compatible avec PCI Express 1.0a
Une interface PCI Express x8/x4/x2/x1
¢ Deux ports x4/x2/x1, ou, ¢ Un port x4/x2/x1 et deux ports x2/x1
Deux contrôleurs Serial ATA (SATA) prennent en charge les débits de données SATA I et SATA I
• Contrôleur PCI compatible avec la norme PCI 2.2
• Trois contrôleurs à double rôle à bus série universel (USB) sont conformes à la révision 2 des spécifications USB.0
• Bus local amélioré (eLBC) de 133 MHz, 32 bits, avec contrôleur de mémoire
• Contrôleur d'hôte numérique sécurisé amélioré (eSDHC) utilisé pour l'interface carte SD/MMC
la capacité de l'eSDHC
• Contrôleur DMA intégré à quatre canaux
• Prise en charge du double I2C et du double récepteur/émetteur asynchrone universel (DUART)
• Contrôleur d'interruption programmable (PIC)
• Gestion de l'énergie, faible puissance en veille
• Prise en charge du mode Dorm, sieste, sommeil, jogging et sommeil profond
¢ Le réveil du PMC: activité LAN, connexion USB ou réveil à distance, GPIO, minuterie interne ou externe
événement d'interruption
• Moniteur des performances du système
• Compatible avec l'IEEE Std 1149.1TM, balayage des limites JTAG
• Package FC-PBGA à 783 broches, 29 mm × 29 mm
